AMD-CEO verhandelt mit TSMC über 2-nm-, 3-nm-Chip-Lieferungen


Lisa Su, CEO von AMD, und andere Führungskräfte auf C-Ebene des Unternehmens planen, Taiwan Ende September bis Anfang November zu besuchen, um die Zusammenarbeit mit lokalen Partnern zu besprechen. Zu den Unternehmen, mit denen sich das Management von AMD treffen will, gehören Taiwan Semiconductor Manufacturing Co., Chip-Packaging-Spezialisten und große PC-Hersteller.

Lisa Su plant, während ihres Besuchs die zukünftige Zusammenarbeit mit CC Wei, dem Chief Executive von TSMC, zu besprechen. Zu den Themen gehört die Verwendung von TSMCs „N3 Plus“-Fertigungsknoten (wahrscheinlich N3P) und N2-Fertigungstechnologie (2-nm-Klasse), berichtet DigiTimes (öffnet in neuem Tab) unter Angabe von Quellen mit Sachkenntnis. Darüber hinaus werden die Vorstandsvorsitzenden der beiden Unternehmen Pläne für bevorstehende Aufträge erörtern, die Technologien umfassen, die entweder verfügbar sind oder in naher Zukunft verfügbar sein werden.

Der beeindruckende Erfolg von AMD in den letzten Jahren wird hauptsächlich durch die Fähigkeit von TSMC ermöglicht, Chips in großen Stückzahlen unter Verwendung seiner äußerst wettbewerbsfähigen Prozesstechnologien herzustellen. Um seinen schreienden Erfolgskurs fortzusetzen, muss AMD eine ausreichende Zuteilung bei TSMC und einen frühzeitigen Zugriff auf die neuesten Process Design Kits (PDK) der Foundry sicherstellen. TSMC wird irgendwann in der zweiten Hälfte des Jahres 2025 mit der Massenproduktion von Chips auf seinem N2-Knoten beginnen, daher ist es an der Zeit, dass AMD über die Verwendung von N2 für seine Produkte für 2026 und darüber hinaus spricht.

(Bildnachweis: TSMC)

Zusätzlich zu den fortschrittlichen Halbleiterfertigungstechnologien von TSMC wird der zukünftige Erfolg von AMD von fortschrittlichen Chip-Packaging-Technologien abhängen, da das Unternehmen (wie andere Chip-Designer) in großem Umfang Multi-Chiplet-Chip-Packaging-Technologien einsetzen wird.

Daher wird Lisa Su von AMD auch die Zusammenarbeit mit TSMC, Ase Technology und SPIL im Bereich Advanced Packaging erörtern. Derzeit verwendet AMD bereits die 3D-SoIC-Plattform (System on Integrated Chips) von TSMC, wie die CoWoS-Packaging-Technologie (Chip on Wafer on the Substrate), sowie Ases Fan-Out-Embedded-Bridge-Packaging-Verfahren (FO-EB) für einige von ihnen seine Produkte gem DigiTimes (öffnet in neuem Tab). In Zukunft wird die Verwendung innovativer Verpackungen jedoch weiter zunehmen, weshalb AMD die Zuteilung und Preise frühzeitig verhandeln muss.

Zusätzlich zu längerfristigen Plänen werden die C-Level-Führungskräfte von AMD bodenständigere Dinge besprechen, wie die Versorgung mit anspruchsvollen Leiterplatten (PCBs), die für ihre CPUs verwendet werden (was einer der Faktoren ist, die die Auslieferung von AMD-Server-CPUs einschränken). sowie Bereitstellung von Ajinomoto-Aufbaufolien (ABF) für diese PCBs mit Partnern wie Unimicron Technology, Nan Ya PCB und Kinsus Interconnect Technology.

Schließlich treffen sich die Führungskräfte von AMD mit Asus und Acer, zwei großen PC-Herstellern aus Taiwan mit engen Verbindungen zu den amerikanischen Chipdesignern, und ASMedia, das Chipsätze für das rote Unternehmen entwickelt.

Kommentar verfassen

%d Bloggern gefällt das: